精读华为“韬（τ）定律”论文：逻辑折叠、AI提速与投资转向

事件概述

2026年5月25日，华为公司董事、半导体业务部总裁何庭波在国际电路与系统研讨会上正式提出“韬（τ）定律”，并向中国科学院科技论文预发布平台提交了题为《A Time Scaling Theory for Multi-Layer Electronic Systems》的论文，系统阐述该理论。

核心内容

1. 以τ为核心度量，用逻辑折叠突破摩尔极限

摩尔定律逼近物理极限：7nm以下尺寸缩小回报趋缓，2nm芯片单颗设计成本超10亿美元。韬（τ）定律将时间而非几何尺寸作为首要度量，定义分层特征时间常数τ，将缩短τ作为全技术栈统一优化目标。核心技术手段是“逻辑折叠”，将关键路径门级分布到垂直堆叠的有源层，通过混合键合技术缩短信号线。在麒麟2026保守应用中，晶体管密度从155 MT/mm²提升到238 MT/mm²，能效提升41%，最大时钟频率提升近13%。预计到2035年晶体管密度达400 MT/mm²以上，CPU核心频率迈向4GHz。

2. AI场景τ年缩10倍

AI系统超过80%能耗用于数据移动，超过70%成本分配给数据存储。韬（τ）定律完全适配AI场景。不同场景缩放因子α不同：移动设备约1.3倍/年，自动驾驶约1.5倍/年，AI工作负载最高可达10倍/年（即完成同一任务时间从10秒压缩到1秒）。AI中通过灵衢总线（UB）、近封装光引擎（Hi-ONE）、3D折叠三层配合实现τ缩减。预计到2035年硬件集成度增加超100倍。

3. 产业投资转向

后摩尔时代从晶体管几何缩小转向系统级性能提升，逻辑与内存重新走向紧密集成。产业链影响力向内存和封装供应商转移。先进封装、混合键合设备、三维原生EDA工具、高速互联、散热等环节价值提升。论文提出“下一个美元应该投向τ，而非工艺节点”。

4. 待解决问题

韬（τ）定律仍需行业共研：τ原生工具链缺失（需三维原生EDA）；性能提升伴随功耗同比例增长可能遭遇能量极限；晶圆间工艺变异、基准测试等问题待解决。

值得关注

韬（τ）定律是自Dennard缩放以来首个为全技术栈提供统一优化目标的缩放原理，明确了后摩尔时代从系统层面提升数据效率的发展方向。华为已开发初步内部工具，方法学细节将于未来几个月公布，并开放邀请全行业合作。