事件概述：从纳米到埃米的跨越

半导体制造工艺正迎来历史性转折，行业目光已从2nm制程投向更前沿的1nm（代号A10）节点。根据IMEC（比利时微电子研究中心）发布的路线图预测，到2036年，半导体器件将彻底进入原子（埃米）时代，硅材料的原子级精准制造成为战略核心。1nm等于10埃米，意味着人类将在原子尺度上搭建晶体管，每一个原子的位置都直接关乎成败。

目前，台积电、三星、英特尔三大产业巨头均已披露1nm级制程计划，将这场先进工艺的竞赛推向新高度。在此节点，晶体管架构将从GAA（环绕栅极）纳米片进化至CFET（互补场效应晶体管），光刻机数值孔径需提升至0.55甚至0.75，且晶圆厂建设成本将飙升至300亿美元以上，只有顶级玩家方能参与这场豪赌。

核心信息：巨头量产时间表与技术路线

1. 量产进度与规划

• 台积电 (TSMC)

  • 当前状态：2nm N2工艺预计于2025年底量产，2026年迎苹果、AMD等客户规模商用；A16工艺由NVIDIA费曼GPU首发，2027年试产。
  • 1nm布局：首个埃米级工艺A10（1nm）计划于2030年面世。届时采用3D封装技术的芯片晶体管数量将突破1万亿个。
  • 产能配套：台南沙仑园区二期环评于今年4月启动，预计2027年三季度完成。园区规划6座晶圆厂，P1-P3主攻1.4nm（A14），P4-P6专为1nm（A10）布局。Fab 25工厂同样按此规格配置6条产线。
  • 中间节点：预计2028年推出1.4nm工艺A14，升级第二代GAA晶体管结构与背面供电技术。

• 三星电子 (Samsung Electronics)

  • 目标：定下2030年前完成1nm级先进制程SF1.0开发并转移至量产的目标。
  • 现状困境：2nm工艺Exynos 2600试产良率仅30%，年初SF2良率提升至50%，而台积电2nm初期良率达60%。高通、AMD等核心客户持续转向台积电，三星自家Galaxy S25系列也弃用Exynos芯片。

• 英特尔 (Intel)

  • 路线图更新：14A（1.4nm）节点将于2026年开始生产；10A（1nm）节点将于2027年底进入开发/生产阶段。

• 日本 Rapidus

  • 背景：由索尼、丰田等八家日本企业联盟成立，旨在缩短与台积电的技术差距。
  • 计划：正在积极开发1.4nm技术，计划2029年开始生产，部分分析师预测可能提前至2028年底营运。
  • 挑战：面临日本缺乏能消化1nm庞大需求的大型Fabless市场的结构性难题。

2. 关键技术突破与挑战

晶体管架构演进：从GAA到CFET

• GAA到Forksheet：当前2nm普遍采用GAA纳米片。三星明确在1nm节点采用Forksheet结构（GAA进化版，新增介质壁以提升密度）。台积电在1nm可能继续优化GAA架构，而非立即切换。
• CFET（互补场效应晶体管）：IMEC路线图显示，A5和A2节点将引入CFET。其核心在于3D垂直堆叠，将N型与P型晶体管上下堆叠共享同一栅极，面积缩减50%，电流密度提升2倍。但这对晶圆正面层叠工艺的精度要求达到原子级，对齐难度极高。
• FlipFET技术：中国北京大学提出的FlipFET技术首次实现8层晶体管三维垂直集成，逻辑密度较传统FinFET提升3.2倍，功耗降低58%。该方案通过物理翻转实现n/p器件空间分离，避免了CFET的多层对齐难题，被视为延续摩尔定律的潜力方案。

光刻技术的极限挑战

• High-NA EUV：ASML已交付High-NA EUV（0.55 NA）光刻机，分辨率提升至8nm线宽，理论上支持1nm芯片生产。设备成本超3.5亿欧元，重达15万公斤，组装需250名工程师耗时6个月。imec预计EXE:5200系统将于2026年第四季度完成全面认证。
• Hyper-NA EUV：ASML正在研发0.75 NA的Hyper-NA EUV（HXE系列），预计2030年前后推出，有望支持0.2nm甚至更先进工艺，但目前尚不确定。

其他关键工艺

• 背面供电网络 (BSPDN)：1nm节点将普遍采用该技术，将电源传输移至晶体管背面，以缓解布线拥塞，提升信号完整性并降低功耗。
• 新材料：二硫化钼（MoS₂）等二维材料作为沟道材料的研究加速，其在1nm尺度下仍能保持开关特性，电子迁移率比硅高10倍。

值得关注：市场潜力与产业链格局

1. 市场潜力与成本压力

• 算力爆发：台积电预测，2030年采用3D封装的芯片晶体管数将超1万亿个（对比英伟达GH100的800亿个）。从5nm到A14，每代工艺预计带来约30%功耗效率提升、15%性能增益和20%晶体管密度提升。
• AI芯片押注：三星将1nm赌注押在AI芯片上，传闻特斯拉AI6芯片将采用三星SF2T工艺于2027年量产，1nm工艺将瞄准下一代AI加速器。
• 成本飙升：从3nm到2nm，晶圆成本已从约1.8万美元涨至3万美元。若趋势延续，1nm晶圆成本可能达到4.5万美元以上（约合32万人民币），这将考验芯片设计公司的财力并重塑产业商业模式。

2. 产业链隐形赢家

• ASML：垄断先进光刻机市场（90%份额），其High-NA EUV光刻机是1nm工艺的“入场券”。
• 设备商合作：IBM与泛林（Lam Research）达成5年协议，聚焦亚1nm尖端逻辑制程开发，结合IBM研究能力与泛林工艺工具，验证纳米片、背面供电及High NA EUV图案转移流程。应用材料（Applied Materials）已推出适用于埃级工艺的沉积设备，导入2nm及以下尖端工艺。

3. 竞争格局总结

这是一场“技术、资本和耐心”的立体战争：台积电依靠客户粘性和技术积累稳扎稳打；三星试图通过激进路线图和Forksheet架构创新弯道超车；英特尔希望借助美国芯片法案重返第一梯队；Rapidus则试图在缝隙中寻找机会。1nm是否会成为摩尔定律的终点，或许要等到2030年第一片A10晶圆下线时才能揭晓。