台积电2029前路线图：N2U/A13/A12齐发，坚持不用High-NA EUV

事件概述

当地时间4月22日，台积电在美国加州圣塔克拉拉市召开的“2026年北美技术研讨会”上正式披露了至2029年的制造技术路线图。公司宣布将前沿工艺节点细分为客户端（Client）与高负载AI/高性能计算（HPC）两条独立发展轨道，并明确了A12、A13、N2U等新节点的发布时间与技术特性。

核心信息

1. 工艺路线分化战略

台积电采取差异化发布策略，不再采用“一刀切”的节点更新方式：

• 客户端应用：每年推出一款新节点，重点在于成本效益、能效及IP复用。规划节点包括 N2、N2P、N2U、A14、A13。
• AI/HPC数据中心：每两年推出一款新节点，追求显著的性能突破，成本相对次要。规划节点包括 A16、A12，均集成Super Power Rail (SPR) 背面供电技术。

2. 客户端新节点详解

• A13（A14光学微缩版）：
  • 计划于2029年投产。
  • 基于设计-技术协同优化（DTCO），线性尺寸缩小约3%，面积缩小约6%。
  • 保持与A14完全兼容的设计规则和电气特性，客户仅需少量重新设计。
• N2U（N2平台延伸版）：
  • 计划于2028年投产。
  • 在相同功耗下性能提升3%-4%，或在相同速度下功耗降低8%-10%，逻辑密度提升2%-3%。
  • 支持IP复用，允许客户利用N2P的高端IP在中端产品中实现成本优化。

3. AI/HPC专用节点调整

• A16（首款背面供电节点）：
  • 首次引入Super Power Rail (SPR) 背面供电技术，配合第一代纳米片GAA晶体管。
  • 量产时间从原定的2026年推迟至2027年，具体取决于客户需求。
  • 并行提供N2X版本，作为传统正面供电的极限性能方案。
• A12（第二代背面供电）：
  • 预计2029年推出，接棒A16。
  • 结合第二代纳米片GAA晶体管和NanoFlex Pro技术，实现正面与背面的同步微缩，进一步提升整体密度。

4. 光刻设备策略：无需High-NA EUV

• 现状：至少到2029年，所有规划节点均不采用High-NA EUV（高数值孔径极紫外光刻机）。
• 原因：High-NA EUV单台成本高达4亿美元，约为现有设备的两倍。台积电研发团队表示，通过持续挖掘现有低数值孔径EUV设备的潜力，足以支撑至2029年的技术微缩路线图。
• 对比：英特尔计划在2027-2028年引入High-NA EUV，而台积电选择继续依赖成熟设备优化。

5. 先进封装与其他工艺进展

• 先进封装：
  • 目标到2028年支持拼接10个大芯片和20个内存堆栈（当前AI产品如Nvidia Vera Rubin仅含2个大芯片和8个HBM堆栈）。
  • 挑战：大尺寸芯片拼接面临热膨胀导致的封装弯曲或开裂风险，目前尚未给出明确的解决方案。
• 车用工艺（N2A）：
  • 首款采用GAA晶体管的车规级制程，预计2028年完成AEC-Q100认证。
  • 较N3A性能提升15%-20%。
• 高压工艺（N16HV）：
  • 面向显示驱动芯片（DDIC），栅极密度增加41%，功耗降低35%。