存算一体技术破局：中国玩家布局与商业化进展
2026/04/07 21:28阅读量 2
面对“存储墙”与功耗瓶颈，存算一体（CiM）被视为后摩尔时代的关键突破方向。2026年，清华、华为与字节联合团队发布基于28nm工艺的混合CiM芯片，能效提升显著；国内企业如后摩智能、知存科技等已在智驾、端侧AI等领域实现量产落地。尽管新型存储介质工艺良率仍是挑战，但行业正从专用加速器向混合架构演进，有望重塑大模型算力基础设施。
事件概述：存算一体迎来技术奇点
2026年，存算一体（Compute-in-Memory, CiM）技术成为半导体产业焦点。在两会期间，全国人大代表冯丹呼吁支持湖北打造世界级存算一体化产业基地。技术层面，ISSCC 2026上，清华大学、华为与字节跳动联合团队发布了基于28nm工艺的混合存内计算芯片。
该芯片通过创新架构设计，将推荐系统核心运算的效率和能效提升1–2个数量级，具体表现为QPS（每秒查询数）提升66倍，QPS/W（每瓦特性能）提升181倍。这一突破标志着存算一体技术从理论探索迈向工程化应用的关键一步。
核心信息：技术流派与产业格局
1. 技术路线分类
存算一体旨在解决传统冯·诺依曼架构中数据搬运造成的“存储墙”和“功耗墙”问题，主要分为三大流派：
- 近存计算 (NMC)：计算单元位于存储逻辑层或通过先进封装紧密集成（如HBM），距离缩短但物理分离。
- 存内处理 (PIM)：在存储器外围电路增加计算功能，部分任务在内部完成。
- 存内计算 (CIM)：利用存储介质物理特性（电阻、电荷等）直接在阵列内执行计算，融合度最高，潜力最大但挑战最严峻。
2. 主流技术路径对比
| 存储介质 | 特点 | 适用场景/现状 |
|---|---|---|
| SRAM | 读写快，兼容CMOS，密度低 | 数字存算主流，适合高性能计算 |
| DRAM | 密度高，兼容性差 | 适合大容量模型场景 |
| Flash (NOR) | 非易失、低功耗，速度较慢 | 端侧低功耗语音/视觉交互 |
| 新型忆阻器 (ReRAM/MRAM/PCM) | 高密度、超低功耗、可扩展 | “未来之地”，目前良率是主要瓶颈 |
3. 中国核心玩家与产品进展
中国企业在不同应用场景形成了差异化布局：
A. 大算力与数据中心阵营
- 后摩智能：
- 采用SRAM存算一体路线，自研天璇IPU架构，支持弹性加速（最高160%加速效果）。
- 鸿途H30：国内首款存算一体智驾芯片，算力256TOPS，功耗35W，已通过AEC-Q100车规认证，2025年实现量产。
- 漫界M50：第二代量产芯片，计划2025年第四季度量产，已与联想、科大讯飞等建立合作。
- 亿铸科技：
- 基于ReRAM介质路线，自主设计全数字存算一体架构。
- 引入RISC-V核用于任务调度，2026年将推出国产AI算力卡。
B. 端侧AI与低功耗阵营
- 知存科技：
- NOR Flash存算一体代表。WTM2101为全球首款基于NOR Flash的存算一体语音芯片，功耗仅5mW，算力较同类平台提升10-200倍。
- WTM-8系列视觉芯片提供至少24TOPS算力，功耗仅为市场同类方案的5%。
- 商业化成果：WTM2101出货量超1000万颗，应用于华为、小米等品牌可穿戴设备；累计交付30多家客户。
- 微纳核芯：
- 首创3D-CIM架构，融合3D近存计算与RISC-V异构架构。
- 相比传统架构，算力密度提升4倍以上，功耗降低10倍以上。
- 作为RISC-V存算一体应用组组长单位，牵头制定全球首个相关标准。
- 炬芯科技：
- 上市公司代表，构建CPU+DSP+NPU三核架构，采用SRAM存内计算。
- ATS323X芯片已落地旗舰无线麦克风及电竞耳机供应链。
C. 新型存储介质探索者
- 昕原半导体：
- 国内唯一实现ReRAM量产的企业，核心产品为28nm制程ReRAM存储芯片。
- ATOM产品系列将存储与计算单元融为一体，字节跳动曾入股其项目。
值得关注：商业化落地与未来演进
商业化现状
- 端侧成功：知存科技的语音芯片和炬芯科技的音频芯片已大规模出货，验证了存算一体在低功耗场景的商业价值。
- 车规突破：后摩智能的鸿途H30通过车规认证并量产，解决了自动驾驶中的高算力与低功耗矛盾。
- 生态建设：微纳核芯联合20余家龙头企业推动自主可控AI芯片生态建设。
未来演进路径
随着大模型参数规模膨胀，存算一体在万卡集群中的演进预计分为三个阶段：
- 初期：作为专用加速器，补充现有GPU集群，处理推理或数据预处理任务。
- 中期：与GPU深度融合，通过Chiplet和3D堆叠技术形成“近存+存内”的混合架构。
- 长期：当新型存储介质（如RRAM）工艺成熟且通用性提升后，可能出现以存算一体芯片为主导的新型万卡集群，彻底颠覆冯·诺依曼架构。