存力接棒算力：AI智能体时代存储成为系统瓶颈与核心战场

事件概述

在AI技术从生成式模型向智能体（Agentic AI）发展的过程中，存储（存力）已取代算力成为系统性能的主要瓶颈。由于容量不足导致KV Cache失效会直接浪费GPU算力，且多智能体并发访问极易引发链路延迟失控，存储产业正经历从“传统数据载体”向“AI全链路数据基础设施”的价值重塑。2026年，受AI需求爆发驱动，全球闪存市场进入上行周期，缺货与涨价现象并存，主控芯片作为连接NAND与主机的关键组件，其架构设计直接决定了SSD在AI负载下的表现。

核心信息

1. Agentic AI带来的存储需求质变

• 容量激增：AI推理阶段产生大量KV Cache，若无法有效卸载至存储介质，将导致GPU重复运算。英伟达提出的CMX（Context Memory Storage）架构旨在解决此问题，依赖SSD承载多租户并发访问。
• 负载复杂化：与传统单一应用交互不同，智能体AI涉及规划、检索、执行等多种Agent类型，需同时平衡吞吐量、延迟、服务质量（QoS）和耐久性。存储已成为持久内存层的扩展，需处理上下文记忆、向量数据等多样化数据类型。

2. 性能可预测性成为新竞争焦点

• 技术路径：行业共识认为，在多智能体并发场景下，稳定的延迟和可靠的QoS比峰值性能更重要。解决方案是在SSD主控层进行“性能塑形”，将AI工作意图转化为性能优化策略，为不同Agent映射独立的优先级队列和QoS策略。
• 实测效果：经性能塑形优化后，多智能体并发场景下的写性能一致性从62%提升至93%，读性能从74%提升至95%；在多租户IO争抢场景中，底线QoS达标率从约68%提升至98%以上。
• 标准演进：NVMe TP4176等新标准推进主机对SSD的可预测调度，推动行业标准与技术趋势汇聚。

3. 硬件架构与供应链格局演变

• QLC与TLC分层：企业级SSD普遍采用TLC做前端缓冲、QLC做后端大容量存储的分层架构，压缩比可达20:1。虽然CMX场景仍需TLC满足DWPD（每日全盘写入次数）要求，但大容量温冷AI存储中QLC已成为主流方向，部分厂商QLC产能占比已超20%。
• CXL的角色定位：CXL被视为内存扩展架构而非SSD替代品。若发生缓存未命中，延迟可能提升约500倍，严重冲击QoS。因此，CXL与SSD将形成共存关系，催生Tier 2.5、Tier 3.5等新存储分层。
• 市场供需与自主可控：尽管美光、铠侠、长江存储等正在新增产能，但短期内AI需求仍导致供应紧张。国内产业链在盘厂、模组制造及IC设计方面日益成熟，国产方案在企业级SATA等细分市场份额已超50%。主控厂商需深度对接服务器OEM，针对GPU/CPU/DPU提前规划接口，以解决多租户容器SSD等业务痛点。

值得关注

• 价格风险：半导体周期规律表明，若产能释放速度追上需求增长，供需格局可能再次变化，但机构预测至2030年闪存价格仍将高于2025年水平。
• 未来趋势：Gen5/6/7接口持续迭代，Token经济学驱动行业围绕存力优化，技术追求方向聚焦于更高带宽、更低延迟、优秀QoS及更低功耗。