Cadence滕晋庆：AI有望让芯片设计时间减半，但资深工程师仍是核心竞争力

事件概述

在Cadence LIVE 2026期间，Cadence资深副总裁兼数字与签核事业部总经理滕晋庆表示，AI技术有望使芯片设计效率接近翻倍，设计时间减半。但他同时强调，至少在未来五年内，仅凭AI无法独立生成一颗具备商业竞争力的可用芯片。这一观点基于对OpenAI自研推理芯片Jalapeño开发过程的观察，该芯片虽由AI参与优化并大幅缩短周期，但仍需人类专家介入关键决策。

核心信息

1. AI带来的效率提升路径

• 双重加速机制：滕晋庆将AI带来的加速分为两部分：一是缩短工具Runtime（运行时间），二是提升工程师生产力（让单人负责更多分区）。
• 量化估算：若Runtime减少约30%，工程投入相应减少，两者叠加可使完成相同任务的时间降至原来的49%，即效率接近翻倍。
• 实际案例：某客户子系统传统验证需5周，使用ChipStack后仅需1天；在4nm高性能CPU Core设计中，AI结果接近资深工程师水平，显著减少了人工调整约束和重复启动流程的时间。

2. AI独立设计芯片的三大门槛

尽管AI能跑通流程，但要做出有竞争力的芯片仍需跨越以下障碍：

• 多Agent协同难题：头部公司内部存在大量针对特定任务的小Agent，如何将其整合为统一规划的“Super Agent”体系是挑战。Cadence通过CEO推动的自上而下规划，利用AgentStack统筹前端、模拟、数字实现等环节，试图解决孤立Agent的问题。
• 确定性验证要求：芯片设计必须满足时序、功耗、面积等严格约束，不能容忍大模型的“幻觉”。因此，AI位于上层，底层仍需依赖Tempus、Pegasus等传统确定性工具进行签核确认，形成“三层蛋糕”架构（AI层、核心算法层、算力平台层）。
• 经济性与ROI考量：AI EDA的单月Token开销巨大，竞争焦点转向谁能用更少的Token可靠完成任务。滕晋庆认为，鉴于创造性取舍和精确验证的工程需求，未来五年看不到AI完全替代人类独立设计芯片。

3. 工程师角色与EDA商业模式的演变

• 工程师价值迁移：AI主要替代记忆菜单、编写脚本、反复运行流程等标准化工作。工程师的核心价值转向定义问题、架构决策、PPA（性能、功耗、面积）取舍以及判断AI结果的可靠性。新工程师的成长路径将从背诵命令转变为追问AI逻辑和挑战Agent决策。
• 产品形态变化：工程师面对的统一入口变为AgentStack，具体工具调用退居幕后。工作流变为“工程师定义目标 -> Agent拆分任务 -> 确定性引擎计算 -> 工程师处理难点”。
• 商业模式转型：传统的按工具、Feature或License收费模式面临挑战。Cadence正在探讨基于Token用量或Agent带来的生产力价值进行收费的新模式，以确保持续为客户创造可计算的ROI。